多晶硅薄膜制备工艺及其应用发展

摘 要：多晶硅薄膜在一些半导体器件及集成电路中得到了广泛的应用。由于多晶硅生产成本低，效率稳定性好、光电转换效率高，多晶硅薄膜的研究备受关注。目前多晶硅薄膜已广泛地用于各种微电子器件的制造，其用途从栅极材料和互联引线发展到绝缘隔离、钝化、太阳能电池、各种光电器件等。文章介绍了制备多晶硅薄膜的多种工艺方法，结合现有工艺条件制作多晶硅纳米薄膜，根据多晶硅压阻特性理论进行了LPCVD纳米薄膜工艺试验，研究了工艺条件对多晶硅纳米薄膜应变系数的影响，选取了优化的工艺条件，为多晶硅纳米薄膜在今后压阻式压力传感器中的应用奠定基础。

关键词：多晶硅；压阻特性；纳米薄膜；应变系数

引言

多晶硅薄膜在半导体器件和集成电路中应用广泛，多晶硅材料可制作MOS器件的栅极材料，牺牲层材料，太阳能电池和各种光电子器件。伴随MEMS（微电子机械系统）技术的飞速发展，多晶硅薄膜在压阻式压力传感器中应用广泛，同时多晶硅纳米薄膜的压阻特性比普通多晶硅更加优越。因此受到了广大研究者的关注。多晶硅薄膜与单晶硅薄膜相比更容易与IC工艺兼容，多晶硅薄膜具有良好的高温特性，高温器件中无p-n结隔离问题。多晶硅薄膜也可制作牺牲层材料，易于微机械加工，该材料的应变系数可达单晶硅的三分之二左右，重掺杂时，多晶硅纳米薄膜的应变系数比单晶硅材料的还要高。

多晶硅薄膜工艺的制备主要分高温工艺，工艺温度高于600℃，可在高温石英管中热分解工艺气体制得，制备工艺简单。此外还有低温工艺，加工工艺温度低于600℃，可寻找成本较低的玻璃作为衬底材料，适合批量生产，制备工艺相对复杂。

1 多晶硅薄膜制备

多晶硅薄膜的制备工艺有多种，包括：真空蒸发、磁控溅射，化学气相沉积等，其中化学气相沉积法（CVD）是多晶硅薄膜最常用的制备方法，该方法将工艺需要气体在等离子体（PECVD）增强沉积法、催化作用、HWCVD（热化学气相沉积）等不同工艺条件下分解制作多晶硅薄膜。此外还包括低压化学气相淀积法、固相晶化（SPC）法、准分子激光晶化法、超高真空化学气相淀积（HV/CVD）、快速热退火、电子束蒸发等[2]。

化学气相沉积工艺中一种为PECVD（等离子增强化学气相沉积），该工艺是利用辉光放电的电子或等离子体来激活化学气相沉积反应，经过一系列的迁移、脱氢等过程，在衬底表面沉积成膜的方法。工艺中SiH4气体和H2混合后经辉光分解成等离子体，或者直接通入纯SiH4，纯硅烷气体分解沉积薄膜为非晶硅薄膜。一般多晶硅薄膜工艺中SiH4气体在辉光放电条件下，设备中高能电子与SiH4气体发生撞击，气体分解成离子团，其主要反应式如下所示：

SiH4→SiH2+H2

SiH4→SiH3+H2

SiH4→Si+H2

气体分子与离子团的自由行程小于反映腔室内的尺寸，分子向衬底扩散，分子与离子团相互撞击进行反应，主要反应式如下所示：

SiH2++SiH4→Si2H6

Si2H6++SiH2→Si3H8

工艺腔室内各种反应离子团扩散、碰撞，不同反应活性和浓度的离子团，沉积到达衬底底部。SiH3基团活性较小不容易达到衬底成膜。

沉积过程为薄膜成膜的第一步，接着就是沉积气体分子或基团在表面的解吸过程，在此过程中表面生产脱H，同时各种基团可反应形成Si-Si键，薄膜进一步生长。

脱H过程是薄膜成膜重要的阶段。H可通过气体分子从表面释放，从真空系统抽走，也可通过与表面基团反应形成气态分子而移除。在等离子体增强化学气相沉积多晶硅薄膜过程中，只有当硅烷浓度达到临界值时，才能产生多种Si颗粒，颗粒附着在衬底表面发生进一步反应，薄膜逐渐生产。

LPCVD（低压化学气相沉积）工艺，主要原理为在低压条件下。一般在1个大气压以下，将反应气体通入密闭的真空卧室或立式可加热石英管中，工艺气体经热分解，分解成各种基团或副产物，基团附着在衬底表面形成硅膜，该工艺需要较低的工艺腔室压力和适宜的工艺温度来控制反应工艺气体及副产物的形成。同时，各种工艺气体的比例不同，工艺成膜的效果和薄膜的应力也不尽相同。通常应用LPCVD沉积多晶硅薄膜的晶粒尺寸小于500nm，应用LPCVD沉积多晶硅时，需要衬底洁净度高，同时改变工艺温度，工艺炉体内压力，均可制作不同薄膜特性的材料。低压化学气相沉积设备与一般的常压热壁式装置的主要区别在于它需要一套真空泵系统维持整个系统的工作气压。下图为典型LPCVD装置示意图：

图1 典型LPCVD装置示意图

综上所述，化学气相沉积多晶硅薄膜是个物理和化学混合的工艺过程，工艺过程中首先反应气体通入沉积腔室经过辉光放电或热分解扩散成离子团或气体分子，接着反应物分子附着在衬底表面，其中有部分反应物可继续进行一系列的化学反应，在衬底表面碰撞、迁移、沉积，同时副产物解吸附变成可由真空系统抽走的气体反应物。

此外还可以采用RF-PECVD（射频等离子增强化学气相沉积）制作多晶硅薄膜，该工艺在低温下沉积，采用SiH4气体和H2气体混合，工艺沉积速率太低。采用VHF-PECVD（甚高频等离子增强化学气相沉积）来提高沉积速率。该工艺主要由于VHF激发的等离子体比常规工艺电子温度低、密度大、活性高。

快速热化学气相沉积（RTCVD）依据光或射频感应加热衬底，使工艺温度达到反应要求。该工艺反应室内壁温度较低，与其他高温沉积工艺相比该设备相对简单，沉积速率高。制备薄膜先用CVD或者蒸发制得非晶硅薄膜，经固相晶化技术（SPC）技术，使非晶硅薄膜硅原子再次激活、重组，将非晶薄膜发生晶化变成多晶硅薄膜。太阳能电池多晶硅薄膜，采用成本较低的材料做衬底，以硅烷气体为原料，应用等离子增强方法制备非晶硅薄膜，用退火热处理方法将非晶硅转化为多晶硅薄膜。该方法适合批量生产、工艺简单、成本低。常规高温炉退火、快速热退火、金属诱导晶化、微波诱导晶化等都属于固相晶化的范畴。

2 多晶硅薄膜的压阻特性

多晶硅薄膜材料一般由许多小晶粒组成，在晶粒内部原子成周期性有序地排列，把每个晶粒看作小的单晶块，不同晶向的小颗粒由晶粒间界连接。晶粒间界结构复杂，原子无序排列。最先报道多晶硅压阻特性的是日本的Onuma和Sekiga。他们研究多晶硅压阻效应主要是由晶粒内部迁移率、晶粒表面、晶粒间界迁移率引起的。他们称此为迁移率模型，多晶硅薄膜应变因子表示为：

G=■ （1）

上式中， Gg为晶粒内部迁移率变化引起的应变因子，Gb为晶粒间界迁移率变化引起的应变因子，Gs为表面迁移率引起的应变因子，α=μg/μb，β=μg/μs。该理论认为制备应变因子较大的多晶硅薄膜需要增大晶粒度、提高结晶度，可以减少晶粒间界的陷阱密度。

在1984年French和Evens给出了多晶硅薄膜压阻效应模型。该模型采用将所有可能晶粒取向上求平均的方法计算薄膜应变因子。该模型计算结果与试验结果一致。他们采用陷阱模型描述了多晶硅薄膜晶粒的状态，他们拟认为晶粒边界和耗尽区对应变不敏感，结合晶粒的中性区和晶粒边界势垒区压阻效应，得出结论中性区压阻效应比势垒区强一倍，薄膜晶粒度越小，势垒区越大，压阻效应越弱。该理论被许多实验证实。

图2表示多晶硅薄膜陷阱模型的示意图。在一维的情况下，多晶硅的电阻率ρ被看成是晶界电阻率和晶粒中性区电阻率的串联平均电阻率，

？籽=■？籽g+■？籽b （2）

式中L是平均晶粒度；W为晶粒耗尽区宽度；ρg晶粒中性区的电阻率；ρb耗尽区的电阻率。如果ρb对应变不敏感，有

■=■·■ （3）

由式（2）和式（3）可知，多晶硅压阻效应主要来源于单晶晶粒，势垒区电阻也会引起应变因子较大变化，耗尽区电阻率越大，多晶硅薄膜应变因子越小。

图2 多晶硅薄膜晶粒单元的一维模型

上述多晶硅压阻效应模型认为应变引起热电子发射电流变化，使势垒区压阻效应增强。哈尔滨工业大学刘晓为教授利用热电子发射理论得出应变因子公式，试验表明晶粒间界势垒区压阻系数与晶粒压阻系数成正比，但中性区压阻效应占主导。多晶硅薄膜一般由晶粒中性区和势垒区构成，多晶硅压阻特性单元应变因子可表示为：

GC=■+■ （4）

上式Gg、Rg分别为晶粒中性区的应变因子和电阻，Gb、Rb分别为势垒区的应变因子和电阻。

通常Gg、Gb定义为常数，Gg>Gb，上述表示多晶硅应变因子随势垒区与中性区电阻值比值减小而增大。掺杂浓度越高，势垒区高度和宽度越小，势垒区电阻与中性区电阻的比值也下降。因此，单位应变因子随掺杂浓度增加而增大[4]，如图3所示掺杂浓度与应变因子的关系。上图可与P型单晶硅应变因子与掺杂浓度关系图结合，可知多晶硅应变因子G与浓度间的关系，如图4所示：

经上述分析，多晶硅薄膜厚度和晶粒度在几百纳米以上，压阻特性的研究和进展已经成熟。现有理论压阻特性与薄膜结构间的关系为：晶粒中性区的压阻效应较大，晶粒边界势垒区小，薄膜晶粒度越小，压阻效应就越弱。

为了提高多晶硅薄膜的压阻特性，需要提高薄膜晶粒度和结晶度。通常膜厚越薄，晶粒度越小。现有多晶硅模型没有对纳米尺寸效应对压阻特性影响。Schubert等人计算了随机织构多晶硅的应变因子，应用晶粒度120nm，掺杂浓度 2.5×1019cm-3，实验所得应变因子为24.6。现有压阻特性理论，晶粒越小，应变因子越小，实验对于晶粒度较小的纳米薄膜，应变因子反而30以上，甚至更大，LeBerre等人对膜厚50nm，晶粒度20nm多晶硅纳米薄膜进行实际测试，测试应变因子达到30以上。这表面现有的压阻特性理论存在缺陷。近年来研究者利用量子力学隧道效应的原理并结合半导体能带理论[5]，分析多晶硅纳米薄膜的导电机构，从而发现隧道电流随应变而变化，产生压阻效应，这就是隧道压阻效应。经过实验，多晶硅薄膜在重掺杂条件下，这种势垒区的压阻效应非常显著，因此多晶硅纳米薄膜具有更好的压阻特性。

3 多晶硅纳米薄膜工艺

针对现有的多晶硅压阻特性理论进行了LPCVD纳米薄膜工艺试验，该工艺采用4英寸〈100〉晶向单晶硅片为衬底，硅片厚度500um。在衬底上氧化200nm，作为绝缘层，沉积工艺气体压力100kpa以下，硅烷流量为100sccm。沉积厚度为60nm的多晶硅薄膜。应用离子注入浓度为2.3×1020cm-3的硼，在1080度退火30分钟。经微机械平面工艺光刻、蒸发铝等，结合压阻式压力传感器制作工艺，制作4个压敏电阻。经电极连接制作惠斯通电桥，下图为典型多晶体压力传感器示意图。

图5 典型的多晶硅压力传感器

本实验主要研究淀积温度对沉积薄膜结构的压阻特性的影响，实验在不同温度下制作纳米薄膜，制作工艺参数如下表：

验在不同淀积温度条件下制备了多晶硅纳米薄膜（膜厚60nm），衬底采用〈100〉晶向单晶硅片。具体工艺参数如表1所示。下列工艺中沉积纳米薄膜的厚度一致，掺杂浓度相同，只考虑沉积温度对纳米薄膜的影响。

表1 不同淀积温度多晶硅纳米薄膜的工艺参数

4 实验结果

经上述工艺试验，得出不同沉积温度下的纳米薄膜，工艺考虑了从560度到670度的温度工艺，结合图6中SEM纳米薄膜照片可知，温度在低于600℃时，多晶硅纳米薄膜晶粒较小，纳米薄膜呈无定形状态；当沉积温度高于600℃时，多晶硅薄膜晶粒度显著，部分薄膜出现多晶态。因此薄膜从600度开始从无定性态开始转变为多晶态。当沉积温度670度时，样品晶粒度较大，沉积温度620度时，晶粒度几乎同670度近似，如此可见晶粒度与工艺薄膜沉积温度无关。

多晶硅薄膜不同晶态结构对薄膜的压阻特性影响明显。在高掺杂浓度时对该工艺薄膜进行压阻特性测试。常温下应变系数与淀积温度的关系如图7所示。

在制作不同温度下制作多晶硅薄膜，经微机械工艺制作敏感电阻，给出了不同温度下多晶硅压敏电阻的电阻率的关系图，如图8所示。

5 结论

结合现有工艺手段制作多晶硅纳米薄膜，应用最新的压阻特性理论对纳米薄膜进行了实验和数据分析，根据图7和图8可知，淀积温度为560℃和580℃的薄膜虽然具有大的应变系数，但其电阻率较高，薄膜稳定性差，不适合制作压敏电阻，主要是纳米薄膜内晶粒呈无定形态硅较多，对于淀积温度为600℃、620℃和670℃的薄膜，它们的电学特性都比较稳定，淀积温度为620℃的薄膜应变系数较大，因此依据纳米薄膜的稳定性和应变系数参数来说，多晶硅纳米薄膜沉积温度在620度时，薄膜压阻特性最优。

6 应用发展

多晶硅薄膜已在压阻式压力传感器中得到广泛的应用。通常典型的多晶硅压力传感器大都利用单晶硅做衬底，采用硅杯结构应用LPCVD沉积多晶硅薄膜作压敏电阻，用离子注入掺杂硼元素。还有的压力弹性膜以外延生长硅层制作，极少多晶硅压力传感器采用非硅材料，80年代美国通用研究金属上多晶硅应变传感器 ，实验选用金属钼作为衬底，利用氮化硅和PSG制作绝缘层，采用CVD沉积1um厚多晶硅薄膜。上述结构压力感器具有制作工艺简单、灵敏度高和一定的高温特性等特点。2007年，哈尔滨工业大学的刘晓为等人在PNTF压阻特性的研究中发现，重掺杂可将PNTF的GF提高到34，并且TCR及TCGF也会降低近一个数量级。为了解释该现象，隧道压阻模型被建立并得出重掺杂下晶界的压阻系数要高于晶粒中性区的结论，其理论值与实验结果也相吻合。他们将该技术应用到多晶硅压力传感器的制作中，研究者还研究出不同纳米薄膜制作工艺参数对压阻特性的影响，包括薄膜厚度，掺杂浓度不同，沉积温度等[6]。

随着纳米薄膜技术的发展，该薄膜具有良好的压阻特性，重掺杂浓度下多晶硅纳米薄膜具有比普通多晶硅薄膜更优越的压阻特性[7]。能在保证较高应变系数的前提下，降低其温度系数，有利于提高多晶硅压力传感器的性能，对于发展高灵敏、低温漂、宽工作温度范围的低成本压力传感器具有重要的应用价值。

参考文献

[1]Malhaire C，Barbier D.Design of a polysilicon-on-insulator pressure sensor with original polysilicon layout for harsh environment . Thin Solid Film，2003，427 ：362.

[2]吴嘉丽，李仁锋，谭刚，等.LPCVD多晶硅薄膜制备技术；第六届全国表面工程学术会议论文集.2006：439-441.

[3]Liu Xiaowei，Huo Mingxue，Chen Weiping，et al.“Theoretical research on piezoresistive coefficients of polysilicon films”.Chinese Journal of semiconductors，2004，25（3）：292.

[4]揣荣岩，刘晓为，霍明学等.掺杂浓度对多晶硅纳米薄膜应变系数的影响[J].半导体学报，2006，27（6）：25-30.

[5]揣荣岩，刘晓为，潘慧艳等.不同淀积温度多晶硅纳米薄膜的压阻特性[J].传感技术学报，2006，19（5）：1810-1814.

[6]Xiaowei Liu，Xuebin Lu，Rongyan Chuai，Huiyan Pan，Xilian Wang，Jinfeng Li，“The influence of doping concentration on piezoresistive temperature characteristics of polysilicon nanofilms，” in Proc. of SPIE，6423，Harbin，2007，pp. 2NI-2N7.

[7]Xiaowei Liu，Rongyan Chuai，Minghao Song，Huiyan Pan，Xiaowei Xu，“The influences of thickness on piezoresistive properties of poly-si nanofilms，”in Proc. of SPIE，6186（3-4），Strasbourg，2006，pp. OVlOV9.

作者简介：李海博，2005年黑龙江大学电子工程学院微电子专业获得学士学位，现工作于中国电子科技集团公司第四十九研究所；从事力学量传感器研究，完成军事新品项目，参与型谱项目，军事预研项目数项。

推荐访问： 制备 薄膜 及其应用 多晶硅 工艺

---