航空1553B总线IP核设计与实现

【摘要】 航空1553B总线是一种集中控制的时分制指令/响应串行数据总线，具有很高的可靠性和灵活性，被广泛应用于航空军事电子系统。本文研究1553B总线协议IP核设计与实现，描述了1553B IP核的架构，及各功能模块的设计与实现。测试结果表明，1553B IP核符合GJB289A-97协议标准，可集成到XILINX公司的多种型号FPGA芯片。

【关键词】 航空电子 1553B总线 IP核

Design and Implementation of Avionics 1553B IP Core HUANG Yangzhou（China Electronics Technology Group Corporation NO.10th Research Institute，Chengdu 610036）

Abstract： The military Avionics systems are mostly based on 1553B bus，which is a central control，command/response，time division serial data bus with high reliability and flexibility. This paper researches the design and implementation of 1553B transport protocol based on IP core techniques，and brings forward 1553B IP’s architecture，module，and the details of design and implementation. The results of the verification prove this design comply with the 1553B specification，and can be integrate into most Xilinx’s FPGA chips.

Key words： Avionics； 1553B Bus； IP Core

一、引言

航空1553B总线是航空电子系统使用的标准互联总线，是一种集中控制的时分制指令/响应的多路传输串行数据总线，由于1553B总线具有确定的传输延迟、可靠的传输能力，以及较强的容错能力等特点，因此被广泛用于航空、航天、舰载以及车载领域的综合电子信息系统[1]。

在航空电子系统中，航空1553B总线主要完成信息传输、资源共享、任务协调和容错重构等功能，是系统的核心部件之一。1553B总线协议处理芯片作为1553B总线的核心，目前主要采用专用芯片进行设计，主要型号包括DDC公司ACE系列总线通信终端接口控制器BU-61580、BU-61590和BU-65620，UTMC公司的UT1553B，INTEL公司的M82553等。但随着微电子技术的飞速发展，IP复用技术（Intellectual Property）被广泛应用于电子信息系统中，基于IP技术设计符合GJB289A-97规范的1553B总线IP核，不仅有利于总线接口单元和功能模块集成，降低总线通信的复杂性，提高通信的可靠性；而且有利于系统的小型化和低功耗设计，适应当前电子信息系统发展的需求。

二、1553B总线概述

1553B总线采用时分方式共享总线，总线上挂接总线控制器（BC）和远程终端（RT），以及总线监视器（MT），其中BC负责分配、协调各通信成员通信时隙，发挥集中控制作用，各RT在BC的指令下实现信息传输。

在航电系统中，1553总线一般采用双余度总线型拓扑结构，同时具备A总线和B总线两组，所有子系统或处理单元通过总线接口单元挂接到在总线上。

1553B总线以序列脉冲码调制方式传输信号，编码方式采用曼彻斯特II双极码。1553总线传输的消息包含命令字、数据字和状态字三种类型，每个字占20比特位，包含3位同步头、16位有效信息位和1位奇偶校验位[2]。

1553总线各通信单元之间基于消息帧传输数据，GJB289A-97定义了10种消息传输格式[2]，包括：控制器向远程终端的传输、远程终端向控制器的传输、远程终端到远程终端的传输、带数据字的方式指令（接收）、带数据字的方式指令（发送）、不带数据字的方式指令、控制器向各远程终端广播、远程终端向远程终端广播、带数据字的方式指令、不带数据字的方式指令。

本文的1553B IP按照GJB289A-97总线协议规范设计，实现物理层和链路层功能，主要包括：1）可配置为总线控制器（BC）、远程终端（RT）或总线监视器（MT）三种类型；2）支持RT地址软件配置，双冗余总线自动识别和切换；3）总线传输速率1Mb/s，完整实现总线协议规定的三种消息字和10种消息格式处理；4）为应用层提供中断机制和异步总线操作接口；5）提供消息时间标签信息，便于分析总线消息。

三、1553B IP设计与实现

1553B IP主要由总线接收单元、总线发送单元、总线协议处理单元、时标单元和CPU接口单元构成。总线接口单元、总线发送单元主要实现物理层功能，包括曼彻斯特编解码、位同步、校验、消息字组织和提取。链路层功能由总线协议处理单元实现，完成总线仲裁、消息格式处理、状态自动回传等。CPU接口单元主要实现与应用层处理器通信。1553B IP核结构如图1所示。

3.1总线发送单元

总线发送单元主要实现发送消息缓存、A/B总线选择、曼彻斯特编码和串行发送功能。1553B总线以序列脉冲编码调制方式传输数据信息，数据编码采用曼彻斯特双极性码，编码规则为：每个码元中间有一个跳变，“1”是由1到0的负跳变，“0”是由0到1的正跳变。

在总线发送单元设计中，先对缓冲器的16比特数据进行奇校验；然后对数据和奇校验进行曼彻斯特编码；最后根据消息字类型（命令字、数据字和状态字）添加3比特同步头，组成20比特的1553B消息字，以1Mb/s速率按先高后低顺序发送到总线上。消息发送过程如图2所示。

3.2总线接收单元

总线接收单元主要实现A/B总线数据采样、曼彻斯特解码、位同步、校验、消息缓存和A/B总线仲裁功能，处理流程如图3所示。在总线接收单元中，以24MHz时钟分别对A/B总线数据进行采样，每个采样数据从低比特端存入移位寄存器，以备同步头判决、曼彻斯特解码和奇校验使用。根据图2所示同步头特点，并结合GJB289A-97规范允许100ns误差，进行同步头判决，并可判断消息字的类型，然后对同步头后的数据进行曼彻斯特解码和奇校验检测；如果解码错误或校验错误，则丢弃并置错误标志位；如果数据正确则将数据存放接收缓存器中，并输出接收数据标志和A/B总线标识给总线协议处理单元。

3.3总线协议处理单元

总线协议处理单元是1553B IP的核心，主要实现1553B协议规定的10种消息格式处理，实现BC到RT、RT到BC和RT到RT的消息传输。CPU可将总线协议处理单元配置为BC、RT或MT类型，在RT类型时，可以配置该节点的RT地址。

总线协议处理单元作为RT工作时，从总线接收单元接收来自BC的命令字，在BC控制下实现数据的接收和发送。如果接收的命令字正确并且RT地址匹配，则按照协议规定的消息格式和响应时间间隔响应。如果接收到BC或其它RT发送到本RT的数据，则将数据存入接收缓冲区，并产生中断通知CPU读取数据；如果本RT向BC或其它RT发送数据，则从发送缓冲区中读取数据通过总线发送单元发送到A/B总线标识指定的总线上。

总线协议处理单元作为BC工作时，从CPU接口单元接收CPU的命令，通过总线发送单元发送到总线；并接收RT响应的数据字和状态字，按照协议规定的消息格式和响应时间判断RT响应的正确性，在发生响应异常时向CPU发送中断信号，以便CPU进行进一步处理，如切换总线发送等。在收到RT响应的正确数据后，存入缓冲区，并产生中断通知CPU读取。

总线协议处理单元作为MT工作时，通过总线接收单元接收总线上的所有数据消息，根据命令字、数据字和状态字格式进行解析，按照协议规定的消息格式判断消息正确性，在收到异常消息或正确消息时，从时标单元读取时间信息和接收到1553消息一起发送给CPU处理。

3.4时标单元

时标单元主要实现计时功能，工作时钟为24MHz，精度为1us。该单元为总线在RT、BC和BM方式下提供时间，以便计算消息到达的绝对时间和相对时间。

3.5 CPU接口单元

CPU接口单元主要实现1553B IP与CPU之间的数据交互功能，为CPU配置1553B IP参数和获取总线数据提供传输通道。CPU接口单元采用异步总线通信方式进行设计，接口信号包括片选信号CS、写使能WE、读使能RD、地址总线ADDR和数据总线DATA，在CS、WE、RD信号的控制下，实现指定地址的数据读写操作。

四、1553B IP核验证与分析

首先用ModelSim SE 6.3对本文设计的1553B IP核进行RTL仿真，仿真通过后，再基于XC4VLX25芯片使用synplify9.2综合工具对其进行综合，综合后的门电路资源使用情况如表1所示。

最后，将1553 IP集成到XC4VLX25芯片，并与DSP2812、总线收发器HI-1573、变压器PM DB2725构成1553节点，与在计算机端的两通道CONDOR 1553卡构成具有3个节点的总线验证环境，对1553B IP进行测试验证。测试验证主要包括协议测试、噪声抑制测试和电气性能测试等，验证结果表明，在BC、RT和MT三种方式下，1553B IP均能满足GJB289A-97规范要求。

五、结束语

本文重点论述了1553B IP的功能结构和各模块单元的设计与实现，并在XC4VLX25芯片上综合实现。通过构建总线测试验证环境，开展了大量测试验证试验，试验结果表明本文设计的1553B IP核工作稳定可靠，可为综合电子信息系统提供总线通信服务。

参 考 文 献

[1] 支超有.机载数据总线技术及其应用：国防工业出版社，2009

[2] GJB289A-97 数字式时分制指令/响应型多路传输数据总线，1997

[3] GJB5186.1-2003数字式时分制指令/响应式多路传输数据总线测试方法，2003

推荐访问： 总线 航空 设计 IP

---