基于TS201与FPGA的数字信号处理系统设计

文章编号： 1004⁃373X（2016）05⁃0078⁃03

实时数字信号处理，数据量大、处理速度要求高，因此需要根据运算需求和应用环境，选择合适的计算芯片进行合理的架构，组成适应于不同需求的数字信号处理系统。DSP在处理速度上，往往不及FPGA，但在算法的易实现性方面，DSP还有相当的优势。FPGA的特点是运算能力强和逻辑可配置，使用FPGA能增强系统性能和灵活性。结合两者优点，采用DSP+FPGA作为核心架构，已经成为目前数字信号处理系统设计的流行方式。本文设计了一种基于双DSP与FPGA，符合VPX标准的高速数字信号处理系统。该系统采用VPX 3U板卡标准，使用ADI公司的ADSP TigerSHARC 201系列数字信号处理芯片（TS201）与Xilinx公司的 Kintex 7系列FPGA芯片，提供强大的数据运算能力。同时配有丰富的数据存储资源，以提高系统的综合性能。整个系统具有运算能力强、结构灵活、可扩展性好等特点，能广泛应用于宽扩频通信、软件无线电、雷达信号处理等高速数字信号处理领域。

1 系统的设计

整个数字信号处理系统可分为DSP，FPGA和VPX总线3个部分。DSP部分的核心是2片ADSP TS201芯片，同时配有扩展存储能力的SDRAM芯片和用于存储非易失性数据的FLASH芯片。根据DSP的特点，DSP部分主要负责处理相对复杂的上层运算。FPGA部分采用Xilinx公司的Kintex 7系列芯片，连接有DDR3以扩展存储能力，增加SRAM芯片以丰富可利用的高速缓存资源，FPGA部分主要负责算法相对简单但数据量较大的底层运算和系统的数据交换。2片DSP与1片FPGA之间采用链路口相互连接，形成三点架构[1]。这种三点互联的松耦合、环型架构方式，使得整个系统既可以按串行的流水线方式运作，也可以按两点或三点并行的方式运行，具有很大的灵活性。另外，系统通过VPX总线和外部连接，采用PCIe高速串行传输协议，保证了系统的数据交换能力。系统功能框图，如图1所示。

1.1 DSP部分设计

DSP芯片选用ADI公司的TigerSHARC系列ADSP TS201芯片。相比于目前一些主流的高端DSP芯片，如TI公司的C6678多核DSP等，TS201的运算性能略显不足，但TS201功耗低、发热量较小，更加适合于VPX导冷散热机箱。且TS201具有很好的多片联合能力，采用多片联合的方式能弥补TS201在运算能力方面的不足[2]。

图1 数字信号处理系统功能框图

TS201是一款高性能的静态超标量数字信号处理芯片，采用单指令多数据（SIMD）架构，在最高600 MHz时钟的驱动下，能够提供3.6 GFLOPS的32位浮点处理能力或14.4 GOPS的16位定点处理能力。芯片有24 Mb的内部存储资源和14通道的DMA单元，保障了大数据量运算时，数据的内部存储和调度[3]。外部接口包括外部总线接口、HOST接口、链路口（LinkPorts）、SDRAM接口以及E2PROM接口。外部总线接口和HOST口，使TS201能够方便地与外部处理器或其他TS201联合工作，组成多核处理系统。4个链路口，采用低压差分信号技术（LVDS）和双数据率传输技术（DDR），每个接口都有独立的收发模块，能同时进行数据收发，总吞吐能力[3]可达4 GB/s。使用该接口能及时将数据读入或送出，实现芯片内处理能力与外部I/O能力的平衡[4]。

VPX 3U标准板卡，面积资源有限，使用多片DSP虽然能提高系统的处理能力，但同时也会增加PCB布线制板的难度，降低系统的可靠性。综合各方面因素考虑，本系统使用两片TS201芯片相互联合。两片TS201之间利用外部总线接口和2条链路口相连。外部总线接口，对总线上的资源进行统一的地址编码，使TS201能互相访问对方的片内资源和总线上的其他资源，具有很好的共享性，是一种紧耦合的连接方式。链路口传输能力强，能大大提高TS201之间的数据交换能力，是一种松耦合的连接方式。两种接口相结合，形成一种松紧耦合的连接方式，兼具共享性和高性能。

为提高系统的综合性能，满足各类算法的处理要求，在TS201之间的总线上挂载了两片大容量的SDRAM芯片，既可以用于中间处理数据的存储，也可以作为共享内存用于数据交换。另外还挂载了一片FLASH芯片，用于存储启动程序和其他非易失性数据。

1.2 FPGA部分设计

Kintex 7是Xilinx公司推出的一类高性能的系列产品，本系统选用的具体型号为XC7K325T。该芯片具有35万个逻辑单元，并有4 000个数字信号计算单元（DSP Slices），单元采用25×18位乘法器，适合于运算过程相对简单、数据量大、速度要求高的底层运算，其可级联的加法器结构有利于快速实现信号的滤波处理。芯片的内部RAM资源总容量达32 Mb。其I/O支持大部分的单端、差分传输标准，同时内置有源同步接口逻辑和数控阻抗，满足各类芯片的各种接口协议要求。芯片内有1个支持PCIe X8 Gen2协议的IP硬核。另外还有16个GTX接口单元，能支持包括PCIe，Serial RapidIO在内的多种高速串行传输协议[5]。

FPGA配置有DDR3存储资源，采用满页突发的访问方式，既可以满足各种运算存储需求，又可以经过FPGA和链路口与DSP连接，扩充DSP的可用存储空间。另外，配置有1片总容量144 MB的SRAM，工作时钟可达360 MHz，采用双数据率传输技术，在FPGA片内RAM资源不足时，可作为高速缓存使用。

除了进行数据处理，FPGA还是整个系统的数据交换中心。一方面FPGA与VPX总线连接，作为系统与外部数据交换的总通道；另一方面，FPGA与DSP部分相连，DSP部分数据的收发都需要经过FPGA。

FPGA与2片DSP之间各使用2个链路口互连，形成一个环型的三点架构。各个节点之间都能相互直接收发数据，每个节点都可以作为运算的中心，既可以各节点单独运行，又可以一点为中心两点并行，还可以三点同时并行，在算法实现上具有很大的灵活性。

1.3 VPX总线与系统的连接设计

本系统基于VPX 3U板卡标准，通过支持高速差分传输的MultiGig RT2连接器，接插到VPX机箱背板上，与VPX总线相连。MultiGig RT2连接器分为P0，P1和P2三个连接区域[6]。其中，P0区域与系统的电源、复位、参考时钟、配置模块和I2C总线部分相连接，VPX总线通过P0模块为系统提供电源，对系统进行控制。P1区域有12对高速差分线与FPGA相连，其中8对作为PCIe协议的传输线，是系统与外部进行数据交换的主通道。FPGA通过内部的PCIe IP硬核，实现与VPX总线上其他支持PCIe协议的系统之间的数据交换。P2区域为预留的32对高速差分线，与FPGA相连，可以实现SDI，SRIO，SATA等串行传输协议，也可以作为自定义接口与VPX总线上其他系统进行连接。

2 系统指标与应用实例

系统的处理能力：单板32位浮点运算速度每秒7.2亿次，16位定点运算速度每秒28.8亿次，FPGA内部数字信号处理单元能提供2 845 GMAC/s的运算能力。系统的存储资源：DSP部分内外部动态存储能力560 Mb，另外还有一片4 Mb的FLASH芯片；FPGA内部RAM资源16 Mb，外部SRAM资源144 MB，扩展DDR3存储资源512 MB。系统的数据交换能力：DSP之间数据交换总带宽可达20.8 Gb/s；FPGA与2片DSP之间总传输能力达到32 Gb/s；系统与VPX总线相连的PCIe接口，传输能力可达40 Gb/s。

以OFDM调制解调仿真算法为例，对系统的性能和设计思想进行验证。OFDM信号的调制和解调过程既有相对复杂的上层编码算法，也有运算量较大的底层FFT/IFFT运算。根据DSP部分与FPGA部分的运算能力和特点，结合OFDM算法的实现过程，最终采用三点并行处理的方式，仿真算法在系统上的配置如图2所示。

实际测试表明，本系统能很好地实现OFDM调制解调仿真算法，且与单一的DSP系统或FPGA系统相比，性能上有显著提高，易实现性方面有明显改善。

3 结 语

目前，VPX标准以其出色的电气特性、优良的机械结构，正逐渐成为军事通信、航空航天等高可靠性领域的推荐标准。在基于VPX标准的信号处理设备中，数字信号处理系统往往是不可缺少的部分。本文设计的基于TS201与FPGA的、符合VPX标准的数字信号处理系统，具有很强的运算能力和灵活的架构方式，能够适应各种类型的处理算法；利用高速的链路口，将各处理器互联，有效地解决了处理速度与I/O能力不平衡的问题；利用标准的PCIe接口与外部VPX总线连接，使系统能够方便地与其他系统相连，实现功能扩展。综上所述，本文设计的数字信号处理系统具有一定的应用前景和推广价值，并已成功应用于某软件无线电平台项目中。

参考文献

[1] 杜金榜，钟小鹏，王跃科.多DSP并行处理系统的设计与开发[J].计算机测量与控制，2006，14（5）：658⁃660.

[2] 刘书明.ADSP TS20XS系列DSP原理与应用设计[M].北京：电子工业出版社，2007.

[3] Analog Device. ADSP TS201 TigerSHARC embedded processor： datasheet （Rev. C） [EB/OL]. [2006⁃11⁃05]. http： ///media/en/technical_documentation/data_sheets/.

[4] WU Q， GAO Q， LI X W， et al. Hardware design of image information processor based on ADSP⁃TS201 DSPs [C]// 2009 IEEE International Workshop on Imaging Systems and Techniques. Shenzhen， China： IEEE， 2009： 155⁃158.

[5] Xilinx. 7 series FPGAs overview [EB/OL]. [2014⁃02⁃18]. http：///support/documentation/data_sheets.

[6] VMEbus International Trade Association. American national standard for VPX baseline standard： ANSI/VITA 46.0⁃2007 [S]. US： VMEbus International Trade Association， 2007： 10.

[7] 陈春辉，黄俊，陈亚骏.利用FPGA实现与TS201的LinkPort高速数据互联[J].信息技术，2007，31（3）：56⁃58.

[8] Analog Device. ADSP TS201 TigerSHARC processor hardware reference [EB/OL]. [2005⁃04⁃11]. http：///media/en/technical_documentation/data_sheets/.

推荐访问： 数字信号处理 设计 系统 TS201 FPGA

---