基于北斗秒脉冲的多种同步信号源设计

摘 要： 现代通信系统对频率源的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求，性能卓越的频率源均通过频率合成技术来实现。设计了一种基于74HCT4046A的电荷泵锁相环频率源电路。通过接收北斗卫星发送的1 Hz方波输入信号，对输入的秒脉冲进行有效性鉴定后，对本地频率信号进行校正，实现信号的同步，再输出高稳定性和高精度的同步信号。

关键词： 秒脉冲； 74HCT4046A； 同步； 电荷泵锁相环； 频率源电路； 频率合成技术

中图分类号： TN911.7⁃34 文献标识码： A 文章编号： 1004⁃373X（2018）13⁃0163⁃05

Abstract： The high requirement of modern communication system is put forward for the frequency source precision， resolution， conversion time and spectrum purity. The frequency source with superior performance is realized by means of the frequency synthesis technology. A charge pump phase⁃locked loop frequency source circuit based on 74HCT4046A was designed in this paper. By receiving the square wave input signal of 1 Hz sent by Beidou satellite， the input pulse per second is distinguished effectively， and then the local frequency signal is corrected to realize the signal synchronization and output the synchronous signal with high stability and precision.

Keywords： pulse per second； 74HCT4046A； synchronization； charge pump phase?locked loop； frequency source circuit； frequency synthesis technology

0 引 言

卫星授时是一种高精度可靠的时间同步方法，中国北斗卫星导航系统（BeiDou Navigation Satellite System，BDS）是我国自行研制的全球卫星定位与通信系统，通过远距离接收北斗时间频率信号作为一个标准频率参考源，与本地的一个振荡器频率通过频率校准实现高稳、高精度的频率信号，具有成本低、效率高的特点[1]。

随着科技水平的进步，数据处理速度越来越快，对系统时钟精度以及同步性的要求变得越来越高。由于本地晶振具有短时稳定性，卫星信号的秒脉冲具有长时间稳定性，所以将本地晶振与卫星信号的秒脉冲相结合进行授时，被认为是能同时满足高精度和同步的最优选择，从而实现具有高稳定性和高精度的同步时钟源[2]。

本文设计了一种基于北斗卫星导航系统的锁相频率源，总体思路是采用锁相环频率合成技术合成北斗的时间频率信号和本地振荡器的频率信号，以使合成频率源同时具有良好的长期稳定度和短期稳定度。先分析北斗接收机秒脉冲信号的随机误差，然后利用74HCT4046A的电荷泵锁相环将北斗接收机输出的时间脉冲信号与本地一个高稳、高精度晶振的频率信号合成，再通过分频器生成多种同步信号源，实现长期稳定度和短期稳定度皆优的频率源。

1 频率源设计

频率源设计的整体框架由一个锁相环系统和一个输出选择模块构成，如图1所示。

1） 鉴相器（PD）的作用是将输入两路信号的相位进行比较，然后将相位差信号通过转换器变成电压信号输出。系统的输入信号是秒脉冲信号，可采用锁相环集成芯片74HCT4046的PC2口，芯片中的鉴相器具有电荷泵输出功能。

2） 环路滤波器（LPF）是锁相环电路设计中最主要的部分，该滤波器主要对环路中的噪声进行滤波，将鉴相器输出的相位差信号平均化，从而达到整个环路的动态平衡稳定。同时根据不同的输出特性和要求对滤波器进行不同的设计，目前广泛应用的有有源滤波器和无源滤波器两种。相对无源滤波器，有源滤波器具有更高的增益输出，而无源滤波器设计相对比较简单，无源滤波器又分为低阶和高阶滤波器，本文给出无源二阶滤波器的具体设计方法。

3） 压控振荡器（VCO）在锁相环电路中输出一个频率信号，该频率信号输出受压控振荡器输入电压动态控制，该输出频率和输入电压满足线性关系。因此可以根据输出的频率要求设置输入电压参数，本文根据74HCT4046压控振荡器输出的中心频率和外部器件关系曲线图来设计其外部的输入情况，从而实现输出高精度、稳定性好的输出信号频率。

4） 可变程序分频器的作用是使压控振荡器的输出频率经分频后再与参考频率进行相位比较，从而产生误差控制电压，并以误差控制电压来调整压控振荡器的相位。本文输入的基准频率信号是北斗接收机输出的1 kHz信号，压控振荡器输出为10 MHz的反馈信号频率，因此利用反馈分频器将10 MHz的反馈[3]信号进行10 000分频可得到秒脉冲，这里采用多片计数器74LS390B级联进行分频器设计。

最后利用一个输出模块将校正后的秒脉冲输出。

1.1 74HCT4046A的工作原理及设计

74HCT4046A工作时序如图2所示。如果基准信号的上升沿先到就输出高电平，然后检测比较信号的上升沿，比较信号的上升沿到了之后就将输出拉回到高阻态；如果比较信号的上升沿先到就输出低电平，然后检测基准信号的上升沿，基准信号的上升沿到了之后就将输出拉回到高阻态。鉴相器的输入端接北斗接收机的 TIMEPULESE端口和分频器的输出端口，分别都是1 kHz 的标准方波信号。当系统中鉴相器的两个输入频率的相位差缓慢变化时，鉴相器的输出即滤波器的输出变化，体现出相位差，在一个周期内，这是一个随相位差改变而改变的直流波形，这个信号将作为环路滤波器的输入。

1.1.1 鉴相器

鉴相器74HCT4046A的芯片引脚图如图3所示，内部有三种不同类型的鉴相器以满足不同的鉴相应用。输入端是SIGIN和COMPIN两个端口，输出端是PC1，PC2和PC3。PC1是异或门鉴相器，异或门鉴相器（前文中已提到）是电平触发鉴相器，如果输入波形的占空比不同，最后输出的相位误差累积值即鉴相器的增益也会不同，因此一般使用占空比为50%的信号作为PC1的输入，相对于边沿触发的异或门鉴相器来说，电平触发方式的异或门鉴相器抗干扰能力更强，噪声对鉴相器以及整个锁相电路工作的稳定性影响较小。PC2和PC3是边沿触发鉴相器，具体来说是上升沿触发方式，尽管抗干扰能力不如PC1，但是PC2鉴相器是74HCT4046A中最常用的，PC2是电荷泵鉴频鉴相器，不但可以鉴相，还可以鉴频，这样锁相范围较纯鉴相器就要宽，PC2鉴相器还有低电平高阻功能，也就是输入相差为零时鉴相器无电流输出，对外呈现高阻态，这种特性使环路滤波器输出波形中很少出现寄生频率成份。PC3是上升触发的由RS触发器组成的纯鉴相器，没有鉴频功能，抗干扰能力也不及电平触发的PC1，尽管输入波形的占空比像PC2一样不影响其增益，但是在锁相电路中通常会采用对电路锁相性能贡献更大的PC2鉴相器[4]。

本设计的锁相环中基准信号是由北斗接收端提供的脉冲信号，比较信号是分频器输出的方波信号，两个信号的占空比不同，但是由于PC2是上升沿触发的工作方式，因此使用PC2可以直接对这两个信号进行鉴相，上文提到PC2的抗干扰能力较电平触发的鉴相器要弱，在使用PC2时要充分考虑鉴相器电路以及电路板的抗干扰设计，最大可能地防止因干扰信号引起的鉴相器误操作，提高系统工作的稳定性。

由于双平衡混频器输出是反映相位差变化的直流信号，使用双平衡混频器作环路鉴相器的锁相环可直接在后面接环路滤波器，但是为了满足VCXO控制电压的要求通常接有源环路滤波器。而对于以数字鉴相器作环路鉴相器的锁相环，需要在数字鉴相器后加电荷泵，74HCT4046A的PC2鉴相器集合了电荷泵的鉴相器，提供的电压也能满足VCXO控制电压的需要，故可在PC2后直接连无源滤波器。

PC2相位比较器的增益为：

1.1.2 环路滤波器设计

环路滤波器设计是锁相环电路中最关键的部分，因为该环路不仅要将鉴相器输出的相位差的大小变换成直流信号量值的电压信号，以便控制压控振荡器的输入，同时还必须保证锁相环路工作稳定。该电路的设计比较灵活，可以单纯通过环路滤波器传递函数的设计改变锁相环路的传递函数，这样可以为锁相环的分析设计提供很多方便。环路滤波器从是否自带增益的角度来看可以分为有源和无源两种，无源滤波器使用无源器件构成，电路简单、成本低，但是滤波功能不如有源滤波器。有源滤波器电路含有有源器件，可以动态补偿无功功率，对谐波滤除率可以达到95%以上，但是有源滤波器的可靠性不及无源滤波器。环路中使用有源滤波器可以在鑒相器后直接串联，使用无源滤波器通常需要使用带电荷泵的鉴相器作为滤波器的鉴相误差信号输入，本文采用带有电荷泵输出的无源滤波器。

无源超前滞后滤波器类似于一个RC低通滤波器，其传输性能很有限，不能满足实际电路性能要求。因此在实际电路中更多的采用二阶或者高阶滤波器[5⁃6]。本文采用二阶无源滞后超前滤波器，其振幅特性如图4所示。

普通电压鉴相器的输出为电压，而电荷泵的输出为电流，这个直流电流加在低通滤波器上后，其输出电压增益为无限大，所以当锁相环稳定时，电荷泵的直流输出必须为0，也就是说，分频器（或VCO）的输出与参考信号不仅同频率，而且同相位（理想状态下）。这一点用电压输出的鉴相器很难做到。因此，使用无源滤波器的PLL电路在环路滤波器前加入电荷泵或使用电流输出型鉴相器实现无误差的稳态。74HCT4046A锁相环集成芯片的鉴相器PC2口是一个带有电荷泵输出的鉴频鉴相器，因此通过PC2口输出与超前滞后无源滤波器组合可以使环路滤波器输出控制电压达到VCXO控制要求[7]。

在实际设计中，在二阶无源滞后超前滤波器中可以添加一个电容[C3]与[R4]并联，可以有效抑制电路的纹波干扰，具体的电路原理如图5所示。

1.1.3 压控振荡器设计

本文采用集成芯片74HCT4046A，内含的压控振荡器的输出频率范围和中心频率受外部元件的控制，该芯片最高输出频率可以达到17 MHz。压控振荡器的输出频率由外接电阻[R1]，[R2]和[C1]决定，其中，[R1]控制输出频率的最大值，[R2]控制输出频率的最小值。要求：[R1]阻值在3～300 kΩ，[R2]阻值在3～300 kΩ，[R1⫽R2>2.7] kΩ，[C1>47] pF。

1.1.4 分频器设计

本文需要精确度达到0.1 μs的信号，因此压控振荡器产生的频率源中心频率需要为10 MHz，而北斗接收机输出的脉冲信号倍频后达到1 kHz，因此需要将振荡器输出的信号频率经过分频器分频以后得到1 kHz的反馈信号频率。

分频器的设计是根据振荡器的输出频率和需要得到的反馈频率设计的，其中起决定作用的是分频器的分频系数。

该设计需要的分频系数为10 000，同时需要采用高速运行的计数器进行分频输出，这里采用的是摩托罗拉公司的74LS390B异步计数器作为分频器的芯片，该芯片是LS TTL型双四位十进制计数器。

1.2 输出模块

在系统启动后，首先对秒脉冲输入的有效性进行判断。只有当输入秒脉冲有效时才开始进行输出。当输入的北斗秒脉冲是有效信号时，就将校正后的北斗秒脉冲输出；当其失效时，根据本地晶振所具有的短时间稳定性，可以先暂时使用本地晶振的秒脉冲输出，一直等到北斗信号重新有效。这样结合本地晶振的短时稳定性和卫星信号的长时稳定性，就可以得到一个高精度、高稳定性的时钟源[8]。

2 电路设计和秒脉冲输出

系统总体设计图如图6所示。通过实验仿真，输出波形如图7所示。

通道A是输入信号，通道C是输出信号，从该输入和输出波形分析，输入信号频率为1 kHz，输出信号频率也是1 kHz，根据锁相环的锁定原理得知，当方波输入信号频率等于输出VCXO中心频率时，锁相环处于锁定状态，此时通过双踪示波器可以看到，输入信号与输出信号两者频率相等，仅存在固定的相位差，本实验使用PC2，锁定时的相位差为0。

设计参数如下：输出频率为9.5～10.5 MHz；基准频率为1 kHz；捕获时间为50 ms；最大偏差≤20%。

方案关键技术[J].电网技术， 2013，37（9）：2621⁃2625.

ZHAO Dongyan， YUAN Yidong， SHI Lei， et al. Key technology in Beidou/GPS high?precision time service scheme for smart grid construction [J]. Power system technology， 2013， 37（9）： 2621⁃2625.

[3] 孔攻玉.基于GPS的锁相频率源设计[D].成都：电子科技大学，2009.

KONG Gongyu. Design of PLL source based on GPS [D]. Chengdu： University of Electronic Science and Technology of China， 2009.

[4] 李文英，蒋敦斌.锁相环中鉴相器结构特点及其与压控振荡器的关键使用技术[J].测控技术，2008（3）：91⁃93.

LI Wenying， JIANG Dunbin. Architecture characteristics of PC in the PLL and some key application techniques of PC and VCO [J]. Measurement & control technology， 2008（3）： 91⁃93.

[5] 王磊，刘振兴.基于锁相环的滞后超前环路滤波器的设计与仿真[J].山东理工大学学报（自然科学版），2010，24（5）：70⁃72.

WANG Lei， LIU Zhenxing. Design and simulation of lag and advanced loop filter in PLL [J]. Journal of Shandong University of Technology （natural science edition）， 2010， 24（5）： 70⁃72.

[6] 刘丽平，杨维明，李倩，等.锁相环中无源环路滤波器的设计与仿真[J].湖北大学学报（自然科学版），2011，33（4）：494⁃497.

LIU Liping， YANG Weiming， LI Qian， et al. The design and simulation of passive loop filter in phase⁃locked loops [J]. Journal of Hubei University （natural science edition）， 2011， 33（4）： 494⁃497.

[7] 吴志成.锁相环用电荷泵及低通滤波器的研究与设计[D].合肥：安徽大学，2010.

WU Zhicheng. The research and design of charge pump and low pass filter for phase⁃locked loop [D]. Hefei： Anhui University， 2010

[8] KALIAMURTHY S， SOWMMIYA U. VHDL design of FPGA arithmetic processor [J]. Global journal of researches in electronics and communication engineering， 2011， 11（6）： 1?6.

[9] 裴敬芝.卫星定位系统驯服的高精度频率源[D].武汉：武汉理工大学，2013.

PEI Jingzhi. The tame high⁃precision frequency source by satellite positioning system [D]. Wuhan： Wuhan University of Technology， 2013.

[10] 卫立勋.基于GPS驯服压控晶体振荡器的设计与实现[D].兰州：兰州大学，2013.

WEI Lixun. Research and realization of technology locked voltage control over crystal oscillator by GPS [D]. Lanzhou： Lanzhou University， 2013.

推荐访问： 信号源 脉冲 北斗 同步 多种

---