一种LDO线性稳压电路设计

摘 要:采用CSMC 0.5 μm 40 V工艺和Spectrum仿真平台,设计一款应用于电压保护芯片的LDO(Low Dropout)低压差线性稳压电路。该电路选择PMOS结构的调整管,不需要增加额外的电荷泵电路来驱动;采用带隙基准电压源结构,在1 kHz频率下,电源电压抑制比(PSRR)为-67.32 dB,在1 MHz频率下为-33.71 dB;在误差放大器设计中引入频率补偿,改善了稳压器的线性调整率性能。仿真结果表明,常温下当输入电压从1.6 V变化到6.6 V时,输出电压稳定在1.258 V左右,温度系数为31.38 ppm,在100 kΩ负载下显示出良好的稳压性能。

关键词:低压差;线性稳压电路;高电源抑制比;电荷泵电路

中图分类号:TP274文献标识码:A

文章编号:1004-373X(2010)06-016-03

Design of LDO Linear Voltage Stabilizer

CHENG Jun1,WU Xiaolin2,ZHOU Min2,YANG Weiming2

(1.Wuhan Institute of Technology,Wuhan,430074,China;

2.The School of Physics & Electronic Technology,Hubei University,Wuhan,430062,China)

Abstract:Low dropout linear voltage stabilizer for voltage protection is presented.The circuit is designed in CSMC 0.5 μm 40 V technology and simulated by spectrum tool.Since PMOS adjustment transistor is selected,the additional charge pump driving circuit is not needed.The band-gap voltage reference structure is employed.The PSRR is -67.32 dB at 1 kHz and -33.71 dB at 1 MHz.The frequency compensation network is used in the error amplifier design to improve the performance of linear adjustment ratio.The simulation results that the reference voltage is about 1.258 V while the input voltage varies from 1.6 V to 6.6 V at the room temperature,the temperature coefficient is 31.38 ppm.The circuit shows good voltage stabilizer ability under 100 kΩ load.

Keywords:low dropout;linear voltage stabilizer;high PSRR;charge pump circuit

半导体工艺技术的提高及便携式电子产品的普及促使电源管理IC有了长足的发展。低压线性稳压器(Low Dropout,LDO)作为较早应用于电子设备中的一种电源管理电路,以其电路结构简单、占用芯片面积小、高纹波抑制比、低噪声等优点,牢固地占据着电源管理IC市场的一席之地。应用于电池供电的产品中,低漏失电压特性保证了电池使用效率高,而且效率将随着电池电压的下降而上升,低静态电流特性保证了电池使用时间长。本文设计的LDO线性稳压器,典型情况下100 mA负载时漏失电压为150 mV,静态电流为800 μA,空载时漏失电压仅为35 mV,静态电流为30 μA。

1 LDO电路组成原理

图1是LDO线性稳压器的结构框图,由以下几个部分组成:带隙基准电压源、误差放大器、反馈电阻网络、调整管、电流偏置电路、启动电路等。其中带隙基准电压源提供低参考电压,要求精度高,温度漂移小。误差放大器将输出反馈电压与参考电压进行比较,并放大其差值用来控制调整管的工作状态,从而得到稳定的输出。

图1 LDO结构框图

MOS型线性稳压器的调整管是电压驱动的,能大大降低器件消耗的静态电流,而且其较小的导通阻抗使得漏失电压也比较低,从而提高了电源的转换效率。其中,NMOS结构的调整管虽然具有低导通阻抗,但其栅极需要增加额外的电荷泵电路来驱动,因此,该设计中采用PMOS结构的调整管。PMOS调整管的尺寸是由芯片要求的最大输出电流和最小漏失电压决定的。作为输入端向负载提供输出电流的通道,调整管的宽长比越大,驱动负载的能力就越强。LDO线性稳压器的漏失电压正比于PMOS管的导通电阻,因此调整管较大的宽长比也会降低漏失电压从而提高电源的转换效率。但是尺寸太大也会增大误差放大器的负载,并使版图面积增大。所以要折衷考虑调整管的尺寸,这里电路专门设计用于简单的电压保护芯片之中,所以其不需要提供很大的驱动电流,调整管的宽长比不需要很大,本文采用宽51.5 μm,长8.5 μm,倍数为4的PNP高压管。

误差放大器要求增益高、失调小、功耗低,最重要的是不能引起震荡。反馈电阻网络将输出电压的分压反馈到误差放大器,要求电阻比的精度高、温度漂移小、阻值大、功耗低。电流偏置电路为LDO提供低温漂,高精度的偏置电流。基本工作原理为:系统上电后,电路逐渐启动。当输入电压达到2.5 V时,输出电压上升为2.4 V。由于带隙基准模块由输出电压供电,此后基准正常工作,输出稳定参考电压VREF,其值为1.258 V。偏置电路亦正常工作。当输出达到规定值时,由反馈网络得到的输出反馈电压也接近于基准电压值,此时误差放大器将输出反馈电压和基准电压之间的误差小信号进行放大,再经过调整管放大到输出,从而形成负反馈,保证了输出电压稳定在规定值上;同理如果输入电压变化或输出电流变化,这个闭环回路将使输出电压保持不变[5],即:VOUT=VREF×[(R1+R2)/R2]。

2 误差放大器设计

线性调整率和负载调整率是稳压器重要的质量参数,他们分别表示输入电压变化,输出负载变化的情况下,稳压器维持输出在规定值上的能力。根据LDO线性稳压器的基本原理,他们与误差放大器的直流开环增益成反比。因此误差放大器的跨导越大,稳压器的线性调整率和负载调整率性能越好。另外从图1中可知误差放大器的输出电流直接驱动PNP管,所以误差放大器必须能够提供足够大的输出驱动电流,并且输出驱动电流和该误差放大器的偏置电流源必须能跟随负载的变化,而误差放大器本身必须在负载变化时,仍处于放大状态,保持强烈的负反馈从而实现稳定的输出。

根据以上分析,这里给出如图2所示的设计电路。当稳压器输出负载电流增大,则反馈电阻网络上的分流减少,分压降低,使得误差放大器同相输入端电压下降,输出电压值减小。而PNP调整管栅极电压越低,就能提供更大的驱动电流。

图3给出本LDO的线性调整率曲线,仿真条件为输出接100 kΩ电阻,输入电压在1 μs时间内从6 V变化到6.5 V,稳定1 ms后,再在1 ns时间内从6.5 V变化到6 V。由图3可以看出,LDO具有较好的稳定能力。

图2 误差放大器电路

图3 线性调整率曲线

误差放大器负反馈网络设计的难点在于频率补偿。在负反馈方式中,反馈信号经过误差放大器反相放大,已有-180°相移,如果经过整个环路后另外附加的相位移动达到-180°,就会使信号总相位移动达到-360°,使负反馈信号与源信号相位相同,负反馈就成为正反馈,回路不稳定工作,出现振荡或者其他异常。本文给出的两级误差放大器,在第一级和第二级输出之间,引入调零补偿[8]。如图4所示,模拟结果表明,在6 V输入电压下,单位增益带宽达到99.7 kHz,此时相位裕度为62.7°。

图4 LDO的环路增益

3 基准电路设计

3.1 REF模块的电路设计

图5所示的是该芯片所采用的包含启动电路的带隙电压源结构[9]。图5中包含两个以PNP晶体三极管为驱动管的运算放大器,其中左边的电流镜负载的单端输出运放只是起放大作用的,电路的关键部分在右边的电阻负载全差分放大器。两个运算放大器的作用是使电路处于深度负反馈,促使流经运算放大器两个输出端的电压相等,同时由于三极管Q1和Q2的基极电流比流过Q3的电流小很多,则Q1和Q2的基极电流可看作相等,他们的射基极电压差就落在在电阻R1上。经过反馈之后,这个电路的基准电压Vref就为电阻R1,R2,Q3三者电压之和。可以看出,Vref为带隙基准电压。在带隙基准电路中,应该严格保证三极管Q1和Q2的对称性。假设流经Q1和Q2的基极电流为I1,I2,流经电阻R1的电流为I3,根据上述分析得出:

VREF=VEB3+(R1+R2)I3

=VEB3+kTqR1+R2R1ln 8

上式由正温度系数和负温度系数的电压组成。为了尽可能地减小失调电压和使得输出电压在1.25 V左右具有好的温度漂移系数,选择R2与R1的比值为8。T=25 ℃时,VREF= 1.258 V。

图5 REF模块的电路结构图

电压基准源的核心电路必须具备较好的电源抑制比特性。在该电路图中,当电压增高时,流经电阻R1和R2的电流I3增大,差分放大器两输入端的电压差(即为R1上电压降)增加,但是经过第二级运放和共源放大器网络的深度负反馈作用,又使得I3降低,从而使电流稳定。输出电压VREF几乎与电源电压无关,故能获得较高的电源抑制比。

为了保证带隙基准电路能尽快进入正常状态,该电路还加上了启动电路,工作原理为:当VDD开始上电的时候,由于电阻两端没有电流通过,两个共栅结构PMOS器件的栅极保持为低电压。随着电源电压不断上升,直到高于0.9 V左右的PMOS阈值电压后,共栅器件就打开,将电路几个关键NMOS结点电压拉为高电平,REF开始工作。当电路正常工作后,则由于该电阻的大阻值特性,使得其两端电压变得很高,将启动电路的共栅PMOS栅极变为高电平,启动部分关断,不影响电路其他部分的工作[10]。

3.2 REF模块仿真结果

图6和图7分别给出电路基准电压与输入电压及温度的关系曲线。

图6 输出基准电压与输入电压的关系曲线图

图7 基准电压与温度的关系曲线

仿真温度范围为-40°~140°。常温下VREF为1.258 V,温度系数为31.38 ppm。标准电流值为I=415.7 nA。如图8所示,在低频时,该基准电压源的电源电压抑制比(PSRR)达到-76.83 dB,在1 kHz频率下为-67.32 dB,在1 MHz频率下为-33.71 dB。

图8 基准电压抑制比曲线

4 结 语

基于CSMC 0.5 μm 40 V工艺,采用全定制设计方法,设计出的LDO与其他LDO不同的地方在于其可在高压范围内工作,为下游电路提供稳定的较低电压。同时,由于下游电路反过来要为LDO提供稳定的基准比较电压,所以整个电路需要非常稳定的启动电路来支持。经过反复测试整体电路上电及启动过程,本压差放大器完全满足预期的工作指标。

参考文献

[1][美] Razavi B.Design of Analog CMOS Integrated Circuits[M].北京:清华大学出版社,2005.

[2]王红义,王松林,来新泉,等.CMOS电压基准的设计原理[J].微电子学,2003,33(5):415-418.

[3]刘其贵,李建中,郭振东,等.CMOS单片LDO线性稳压器的设计[J].电路与系统学报,2002,7(4):5-8.

[4]De Carvalho Ferreira L H,Pimenta T C.A CMOS Voltage Reference Based on Threshold Voltage for Ultra Low-Voltage and Ultra Low-Power.17th International Conference on Microelectronics[C].2005:10-12.

[5]Eschauzier R H,Kerklaan L T,Huijsing J H.Operational Amplifier with Multimpath Nested Miller Compensation Structure[J].IEEE Journal of Solid-State Circuits, 1994,35(12):1 709-1 717.

[6][美] Phillip E Allen,Douglas R Holberg.CMOS模拟集成电路设计[M].2版.北京:电子工业出版社,2005.

[7][美] Behzad Razavi.Design of Analog CMOS Integrated Circuits[M].西安:西安交通大学出版社,2003.

[8]Leung K N,Mok P T.A CMOS Voltage Reference Based on Weighted ΔVGS for CMOS Low-Dropout Linear Regulators[J].IEEE Journal of Solid-State Circuits,2003,38(1):146-150.

[9]Zhang Q X,Siek L.A NEW 413 ppm/℃ Voltage Reference Using Standard CMOS Process with 1 V Supply Voltage.IEEE International Symposium on Circuit and Systems[C].2005,5(4):249-252.

[10]何捷,朱臻,王涛,等.一种具有温度补偿、高电源抑制比的带隙基准源[J].复旦大学学报:自然科学版,2001,40(1):66-70.

推荐访问： 稳压 线性 电路设计 LDO

---